低功耗是设计师追求的目标之一。
为了降低功耗，引入了许多低功耗解决方案。
为了增强大家对功耗的理解，本文将介绍IC功耗控制技术。
如果您对本文的内容感兴趣，则不妨继续阅读。
在许多设计中，功耗已成为关键参数。
在高性能设计中，由于超过临界点温度而导致的过多功耗将削弱可靠性。
它显示为芯片上的电压降。
由于片上逻辑不再在理想的电压条件下运行，因此功耗甚至会影响时序。
为了处理功耗，设计人员必须完成整个芯片设计过程，并建立一种功耗敏感的方法来处理功耗。
在开始担心功耗之前，您不应该等到磁带即将发行。
如果是这样，您可能会发现减少功耗的工作量太小，为时已晚。
忽略任何消耗功率的因素。
例如，当您尝试减少开关功率消耗时，泄漏功率消耗可能是更重要的部分。
过多的峰值功耗可能会导致片内和片外的大噪声干扰。
可以相信，降低电源电压或采用较小的几何尺寸工艺将解决功耗问题。
较低的电源电压会降低噪声裕度并减慢电路的运行速度，这使其难以实现时序收敛，甚至难以满足功能规格。
在90纳米及以下时，会有更大的泄漏电流。
指望“按钮类型”低功耗解决方案或方法。
电源管理必须在设计过程的所有阶段中实施-有时需要设计决策，有时需要更高的自动化程度。
认为功率敏感设计和自动功率降低是互斥的。
如果您将两者结合成一个完整的电源管理设计方法，则这两种技术将有效地帮助您克服功耗问题。
互连开始控制交换功率消耗，就像它们控制前几个过程节点的时序一样。
右图显示了互连对总动态功耗的相对影响。
如今，设计人员具有通过优化布线来降低功耗的能力。
在物理设计阶段，设计人员还可以找到更多减少自动消耗的机会。
物理设计过程中功耗的自动降低将补充设计过程早期和逻辑综合过程中功耗的降低。
功率消耗是“机会均等”。
问题：从早期的设计选择到自动物理功率优化，所有降低功率的技术都可以互补，并且需要被视为每个现代设计过程的一部分。
解决功耗问题时，工程师可以将以下准则作为任何设计方法的组成部分。
应该理解，功耗是与性能（时序），功能和设计成本同等重要的设计参数。
在进行设计决策和权衡时要考虑功耗。
在流程的早期做出明智的设计决策可以节省大量电能。
但是，在设计过程的初始阶段，自动降低功耗会更加困难。
采用先进的设计技术以降低功耗，例如电压/功率岛划分，模块级时钟门控，掉电模式，高效存储器配置和并行性。
可以降低功耗的高级抽象技术包括动态电压和频率调整，内存子系统分区，电压/电源岛分区以及软件驱动的睡眠模式。
可以在RTL级别和准RTL级别准确估算功耗。
设计者的任务是了解对总体功耗有影响的设计因素和规格。
但是，先进的功耗估算工具可以为设计人员提供做出适当折衷所需的信息，这对设计人员非常有帮助。
研究所有自动降低功耗的机会。
在减少功耗的同时，您不会影响时序或增加面积。
例如，在逻辑综合阶段，可以有效地使用寄存器时钟门控，但是这样做可能会在物理设计过程中引起时序和信号完整性问题。
一种替代方法是在物理设计阶段实现时钟门控，在该阶段已经可以获取准确的时序和信号完整性信息。
在物理上